Telefónos movil con pantalla táctil

Los nuevos modelos de teléfono móvil con pantalla táctil y aroma se llaman D800iDS

Según un artículo publicado el 16 de enero de 2007 por Reuters, la principal operadora wireless de Japón, NTT DoCoMo Inc., ha desvelado el martes dos nuevos modelos de teléfono móvil: uno con pantalla táctil y otro con un relajante aroma.

El modelo "D800iDS" de DoCoMo, creado por Mitsubishi Electric Corp., se abre como muchos otros, a modo de libro con bisagra, pero en lugar de tener el diseño habitual (una pantalla en la mitad superior y un teclado en la inferior), este modelo está equipado con pantallas en ambas partes. Las siglas “DS” incluidas en el nombre corresponden a “Direct and Smooth”, concepto en el que está basado el diseño.

Los usuarios introducen los caracteres escribiendo en la pantalla táctil con los dedos o con un lápiz óptico. También pueden utilizar un teclado en pantalla para marcar un número o teclear un mensaje y tocar los botones que se muestran en pantalla para navegar por el menú.

Los usuarios pueden escribir en la pantalla con un lápiz digital o con los dedos.

Según DoCoMo, este nuevo teléfono, que se espera salga a la venta en febrero, en Japón, permitirá a los usuarios escribir mensajes y realizar dibujos a mano y enviarlos por correo electrónico como archivos adjuntos; además, ofrece muchas más posibilidades para juegos y otros programas de entretenimiento.

Sony Ericsson ha creado también para DoCoMo un nuevo teléfono móvil con "aroma", el "SO703i", que cuenta con láminas perfumadas para relajar a los usuarios mientras realizan las llamadas. El teléfono ofrece nueve opciones distintas de aroma, cada una de ellas asociada a un diseño de panel diferente.

Enero 2007

Los microchips más rápidos

Nueva arquitectura de chips podría ampliar la Ley de Moore

Según un artículo publicado el 14 de enero de 2007 en Technology Review, investigadores de Hewlett-Packard han diseñado un chip más rápido y energéticamente más eficaz, introduciendo más transistores sin disminuir el tamaño de los mismos. La investigación se publicará en el ejemplar del 24 de enero de Nanotechnology.ç

En el sector de la fabricación de chips, el mejor modo de incrementar la velocidad de los dispositivos electrónicos y abaratar su precio ha sido siempre disminuir el tamaño de los transistores para que quepan más. Sin embargo, ahora, investigadores de los Laboratorios de HP han anunciado un nuevo enfoque radicalmente diferente: un diseño que permite introducir ocho veces más transistores en un chip sin necesidad de hacerlos más pequeños.

Los componentes de los chips se han ido haciendo cada vez más pequeños desde la década de los 60, siguiendo la Ley de Moore: la predicción de que cada dos años aproximadamente, los circuitos integrados duplicarían su rapidez y capacidad de transistores. Sin embargo, los ingenieros saben que el tamaño de los transistores alcanzará su límite físico en los próximos diez años aprox. En este sentido, el nuevo diseño de HP podría ampliar la Ley de Moore muchos más años, señala Stanley Williams, director de investigación de ciencia cuántica de los Laboratorios de HP.

El problema en la arquitectura de los chips actuales es que, en realidad, un amplio porcentaje del espacio de silicio no se utiliza para los transistores, sino que está ocupado con cables de aluminio que llevan corriente e instrucciones al circuito. Para hacer sitio para más transistores, Williams y el investigador de HP Greg Snider diseñaron un chip que tiene los cables en la parte superior, en lugar de entre los transistores.

La parte superior de cableado se basa en un aestructura de "barras cruzadas" (una especie de malla de cables a nanoescala) que los investigadores de HP han estado desarrollando desde la década de los 90. En cada junta de la malla, señala Williams, hay un conmutador que controla el flujo de electrones que va y viene desde el transistor que se encuentra debajo.

El trabajo de HP parte del realizado por Konstantin Likharev, prof. de física en la Universidad Stony Brook, de Nueva York. Sin embargo el esquema de Likharev requería una manipulación atómica de los nanocables (algo imposible, según Williams), mientras que el diseño de HP se puede integrar fácilmente en un proceso de fabricación de chips.

Actualmente, los investigadores de HP están trabajando en el desarrollo de un prototipo de laboratorio a partir del diseño que Williams espera esté completo a finales de año. Según él, para el 2010 la tecnología debería estar lista para su fabricación.

Lo más probable es que la primera aplicación de esta tecnología sea en los chips de tipo FPGA, utilizados en algunas etapas del diseño de sistemas de comunicación y electrónicos y que pueden ser programados para una amplia variedad de tareas.